当前位置:首页 / 找项目 / FPGA波形发生

  • 发布项目

    2024-07-23 15:29

  • 选择承包方

    2024-07-23 15:29

  • 项目工作中

  • 项目完成

  • 发布时间: 2024-07-23 15:29
  • 截止时间: 2024-08-22 15:29
  • 项目周期:详谈
  • 已有竞标: 12
  • 项目标签: FPGA/CPLD
  • 项目预算:¥10000

    当前预算:小于¥10000

    潜在追加预算:暂无

    远期可能追加投入:暂无

  • 现居地址:北京市 东城区 东华门街道

扫码浏览

小程序

提示:遇到套方案或虚假项目,点击右侧举报按钮进行举报! 举报

项目内容描述

波形发生器   功能要求:利用FPGA-ARM开发板实现,通过上位机软件,可对8路同步波形进行周期、高电平时间、相对延时可控。上位机通过USB接口与ARM通讯,读写所要设置的参数,ARM与FPGA通过FMC总线寻址,接收参数,实现波形周期、高电平时间、相对延时等功能。   FPGA功能要求:   1、8路波形周期相同,共用同一计数器实现,计数器时钟:50ns(20MHz) 2、系统周期可设:(1~2)ms,(例如:周期为1ms,计数器最大值:19999;周期为2ms,计数器最大值:39999;) 3、在系统周期确认的条件下,1~7路输出波形高电平可设(50ns×N)μs,上升沿可设(延迟可设); 4、第8路信号为第7路信号反向输出。 5、利用ARM的FMC总线构建参数地址: 地址储存数据(数据位16bit): 地址1:波形周期(计数器最大值);                 地址2:波形1号高电平宽度;                 地址3:波形1上升沿时刻数;                 地址4:波形2号高电平宽度;           &
人气:1282

为您推荐人才

竞标者({{bids.length}})

    职位类型: {{bid.user.jobType}}

    |

    工作年限: {{bid.user.workTime}}

    |

    报价: {{bid.ask_money}}

    |

    周期: {{bid.period ? bid.period : '详谈'}}

    竞标方案:修改方案

    {{bid.plan}}

给发包方留言
留言内容不能为空且不能大于500字

手机认证后方可留言哦~ 去认证

暂无留言

全部留言
推广置顶
    此项目现处于 {{project_status}} 状态
发包方
  • savetimedc    

    上次登录时间: 114天前
    会员身份: 个人
    注册时间:2016-06-25 19:06
    发包数量: 4
    中标次数: 0个
积分排行榜 签到领积分
优质接包方排行
  • liuzhanchun

    身份:团体承接项目:14个

    总收入:9600元

  • 鱼_我恋你

    身份:团体承接项目:18个

    总收入:0元

  • sunyk

    身份:公司承接项目:8个

    总收入:402元

  • yishuifu

    身份:团体承接项目:7个

    总收入:500元

  • 15040268795

    身份:个人承接项目:7个

    总收入:5000元

  • 人才招聘 更多
    公开课更多
    客服电话
    二维码
    客服QQ

    客服QQ:
    1617942058

    留言板