当前位置:首页 / 找项目 / FPGA读写24C256芯片,用Verilog语言实现

  • 发布项目

    2021-03-19 11:56

  • 选择承包方

    2021-03-19 11:56

  • 项目工作中

  • 项目完成

  • 通信
  • FPGA读写24C256芯片,用Verilog语言实现

  • 已关闭
  • 收藏
  • 发布时间: 2021-03-19 11:56
  • 截止时间: 2021-04-18 11:56
  • 项目周期:详谈
  • 已有竞标: 19
  • 项目标签: FPGA/CPLD
  • 项目预算:¥10000

    当前预算:小于¥10000

    潜在追加预算:暂无

    远期可能追加投入:暂无

  • 现居地址:重庆市 渝北区 人和街道

扫码浏览

小程序

提示:遇到套方案或虚假项目,点击右侧举报按钮进行举报! 举报

项目内容描述

用Verilog语言实现24C256的数据读写功能,通过一个写信号上升沿控制写操作,写完毕后进入空闲模式,不对芯片进行操作。通过一个读信号上升沿控制读操作,读完毕后进入空闲状态,顶层设计接口如下所示: module i2c_eeprom(     // 50MHz 时钟输入     input clk,     // 低电平复位     input rst_n,          // I2C数据线     inout sda,     // I2C时钟线     output scl,          //I2C器件地址     input [6:0] slave_addr,     //I2C内部寄存器地址     input [15:0] reg_addr,          //写数据1     input [31:0] write_data1,     //写数据2     input [31:0] write
人气:5536

为您推荐人才

竞标者({{bids.length}})

    职位类型: {{bid.user.jobType}}

    |

    工作年限: {{bid.user.workTime}}

    |

    报价: {{bid.ask_money}}

    |

    周期: {{bid.period ? bid.period : '详谈'}}

    竞标方案:修改方案

    {{bid.plan}}

给发包方留言
留言内容不能为空且不能大于500字

手机认证后方可留言哦~ 去认证

暂无留言

全部留言
推广置顶
    此项目现处于 {{project_status}} 状态
发包方
  • beyond696    

    上次登录时间: 485天前
    会员身份: 个人
    注册时间:2014-08-06 11:52
    发包数量: 5
    中标次数: 0个
积分排行榜 签到领积分
优质接包方排行
  • liuzhanchun

    身份:团体承接项目:14个

    总收入:9600元

  • 鱼_我恋你

    身份:团体承接项目:18个

    总收入:0元

  • sunyk

    身份:公司承接项目:8个

    总收入:402元

  • yishuifu

    身份:团体承接项目:7个

    总收入:500元

  • 15040268795

    身份:个人承接项目:7个

    总收入:5000元

  • 人才招聘 更多
    公开课更多
    客服电话
    二维码
    客服QQ

    客服QQ:
    1617942058

    留言板