

计算机设计与实践

流水线CPU设计-4



HITSZ 实验与创新实践教育中心
Education Center of Experiments and Innovations, HITSZ

实验目的

- ◆ 掌握外设I/O的工作原理
- ◆ 加深对CPU和外设I/O**协调工作**的原理
- ◆ 熟练掌握数字电路的仿真调试方法



实验内容


- ◆ 实现外设I/O的功能
- ◆ 分配外设地址
- ◆ 实现CPU与外设I/O的协同工作



外设I/O

◆ 拨码开关

Minisys实验板上有24个拨码开关，可将拨码开关作为数据输入，当开关拨到下档时，表示输入为0，否则为1。




外设I/O

◆ 按键开关

Minisys实验板上有6个按键开关，按键开关与主芯片的连接方式如图所示。当某一按键按下时，其对应的FPGA输入为1否则为0。

板上共有6个按键开关S1~S6，其中的S6按键被选作FPGA的复位按键。




外设I/O

◆ 七段数码管

Minisys实验板上有两个4位带小数点的七段数码管，其中A7~A0是数码管8个位的使能信号，而CA~CG/DP则对应各个位上七个段以及小数点的触发信号。


需要注意的是，使能信号和触发信号都是低电平触发的。



外设I/O

◆ 七段数码管

以数码管中最右侧的A0 数码管为例说明了Minisys 板卡上的7-段数码管的连接方式。




外设I/O

◆ 矩阵键盘

Minisys实验板上的4x4键盘通过4根行选线和4根列选线连接到主芯片。其采用行列扫描的原理与主芯片交换数据，显示了4x4键盘的原理图。

主芯片接受的是按键的“坐标”，而不是其所对应的键值。要想获得需要的键值，需要在程序中对行、列信号的每一种组合方式进行翻译。



外设I/O

• 添加管脚约束

方法1：编写XDC文件

```
1 set_property IOSTANDARD LVCMOS33 [get_ports pin1]
2 set_property IOSTANDARD LVCMOS33 [get_ports pin2]
3 set_property IOSTANDARD LVCMOS33 [get_ports pin3]
4 set_property IOSTANDARD LVCMOS33 [get_ports pin4]
5 set_property IOSTANDARD LVCMOS33 [get_ports rst_n]
6 set_property PACKAGE_PIN C19 [get_ports led0_en]
7 set_property IOSTANDARD LVCMOS33 [get_ports led0_en]
8 set_property PACKAGE_PIN E19 [get_ports led1_en]
9 set_property IOSTANDARD LVCMOS33 [get_ports led1_en]
10 set_property PACKAGE_PIN D19 [get_ports led2_en]
11 set_property PACKAGE_PIN F18 [get_ports led3_en]
12 set_property PACKAGE_PIN E18 [get_ports led4_en]
13 set_property IOSTANDARD LVCMOS33 [get_ports led2_en]
14 set_property IOSTANDARD LVCMOS33 [get_ports led3_en]
15 set_property IOSTANDARD LVCMOS33 [get_ports led4_en]
16 set_property PACKAGE_PIN B20 [get_ports led5_en]
17 set_property PACKAGE_PIN A20 [get_ports led6_en]
18 set_property PACKAGE_PIN A18 [get_ports led7_en]
```

管脚

电压

方法2：图形界面分配

Scalar ports (22)						
clk_in	IN	Y18	<input checked="" type="checkbox"/>	14	LVCMOS33*	
led0_en	OUT	C19	<input checked="" type="checkbox"/>	16	LVCMOS33*	
led1_en	OUT	E19	<input checked="" type="checkbox"/>	16	LVCMOS33*	
led2_en	OUT	D19	<input checked="" type="checkbox"/>	16	LVCMOS33*	
led3_en	OUT	F18	<input checked="" type="checkbox"/>	16	LVCMOS33*	
led4_en	OUT	E18	<input checked="" type="checkbox"/>	16	LVCMOS33*	
led5_en	OUT	B20	<input checked="" type="checkbox"/>	16	LVCMOS33*	
led6_en	OUT	A20	<input checked="" type="checkbox"/>	16	LVCMOS33*	
led7_en	OUT	A18	<input checked="" type="checkbox"/>	16	LVCMOS33*	
led_ca	OUT	F15	<input checked="" type="checkbox"/>	16	LVCMOS33*	
led_cb	OUT	F13	<input checked="" type="checkbox"/>	16	LVCMOS33*	
led_cc	OUT	F14	<input checked="" type="checkbox"/>	16	LVCMOS33*	
led_cd	OUT	F16	<input checked="" type="checkbox"/>	16	LVCMOS33*	
led_ce	OUT	E17	<input checked="" type="checkbox"/>	16	LVCMOS33*	
led_cf	OUT	C14	<input checked="" type="checkbox"/>	16	LVCMOS33*	



分配外设地址

- 外设地址

- 统一编址
- 高4KB: I/O地址空间
- 低256KB: DRAM地址空间

4KB I/O	0xFFFFFFFF 0xFFFFF000
256KB DRAM	0x0003FFFF 0x00000000

分配外设地址

- 外设实现举例 (LED)

将LED显示存储信号作为**寄存器**看待

LED

0xFFFFF000

```
reg [23:0] led_en;

wire led_wr = dram_we & (dram_addr == 32'hfffff000);

always @ (posedge clk or negedge rst_n) begin
    if (~rst_n) led_en <= 24'h0;
    else if (led_wr) led_en <= dram_wdata[23:0];
end
```

提示：外设内寄存器的**偏移**

地址可以根据需求**自行分配**





Let's roll !



HITSZ 实验与创新实践教育中心
Education Center of Experiments and Innovations, HITSZ