**DTMB调制模块设计需求**

**硬件平台**：发包方自研硬件平台（可提供硬件原理图或相关接口）

**硬件架构**：

TS流\*4

SPI\*4

FPGA

LVDS接口

AD9789

RF

DDR3

16

**硬件参数和接口**：

1. 外部TS流输入接口为SPI接口，共4个流，每个流约6~8个节目。4个TS流会进行解复用和再复用生成新的TS流送给DTMB调制模块。
2. FPGA型号：Xilinx Spartan-6 LX150 FGG484封装，FPGA内部资源参考官方文档
3. 外挂存储： 1片ddr3，16位宽，1Gb容量，最高时钟400M
4. FPGA板级全局时钟： 27M
5. FPGA和AD9789的接口为LVDS或者CMOS，AD9789的相关资料参考官方datasheet

**项目设计内容**：

1. 基于FPGA实现DTMB调制模块数字部分，模拟部分由AD9789完成。（DTMB调制模块以下简称“模块”）。
2. 模块输入为复用的TS流，因为共4个复合TS流，每个流对应一个频点（AD9789能输出4个频点）
3. 模块输出为LVDS接口或者CMOS接口，AD9789的接口配置为32位宽，能同时接收4通道数据。
4. 模块代码分别完成
5. 扰码
6. 前向纠错编码，采用编码效率为 0.8 的 FEC（7488, 6016）码
7. 符号星座映射模块（采用64QAM模式）
8. 符号交织和系统信息复用
9. 帧体数据处理（OFDM 调制）
10. 组帧
11. 基带成形滤波
12. 输出和AD9789无缝对接，AD9789的配置由我方完成（贵方可提供建议配置参数）。

5、目标模块和发包方已经验证过的模块集成，承包方远程指导进行联调

**设计要求：**

1. 承包方和发包方在建立了初步的合作意向后，承包方和发包方对需求进行详细沟通
2. 承包方根据需求给发包方提供一份整理的设计需求和简单的项目方案
3. 承包方可根据已有的设计经验给发包方提供推荐参数或设计修改意见
4. 承包方负责完成DTMB调制功能模块Verilog代码设计和调试
5. 在设计过程中有任何需要协商的参数可随时沟通协调
6. 承包方远程协助发包方进行调试直到最后交付
7. 承包方提供功能源码，源码有详细的注释或配备相关设计文档，方便发包方进行集成联调
8. HDL语言为Verilog