分类

个人中心 免费发项目

当前位置：首页 / 找项目 / FPGA 底层设计

    双方达成共识, 此项目已参加线下交易。

    发包方

    a.will 

    接包方

    和曦科技 

    获得的评价

      价格合理 5.0分
      支付及时 5.0分
      配合态度 5.0分

      好评

    评价内容：项目完工15天内没有主动评价，系统默认好评！

    获得的评价

      完成质量 5.0分
      完成速度 5.0分
      配合态度 5.0分

      好评

    评价内容：项目完工15天内没有主动评价，系统默认好评！
    • 发布时间： 2017-10-12 10:03
    • 截止时间： 2017-11-11 10:03
    • 项目周期：10-20天
    • 已有竞标： 11
    • 项目标签： FPGA/CPLD 工业控制
    • 预算金额：￥50000
    • 现居地址：广东省 深圳市 宝安区

    项目内容描述

    FPGA 内构nios

    外围接口需要usb2.0， U盘， 低速SD卡，串口， 网口, MCU模式TFT接口，专用并行接口（输出接口）， SPI接口

    板载资源emmc（4G）， DDR(或SDRAM)


    需要协助做底层软件设计，构建系统， 协助PCB设计。 

    FPGA设计顶层使用原理图方式， 底层使用VHDL或veri-log语言。

    器件优选altera。 

    人气：2188
    参与竞标者

竞标方案

项目周期: 天发包方要求的开发时间： 10-20天

不能为空
联系方式：

  • 不能为空

  • 不能为空

  • 不能为空

  • 不能为空
竞标方案：

不能为空!
 
京ICP备11013301号

京公网安备 11010802024343号

    版权所有：21ic项目外包平台
客服电话
二维码
客服QQ

客服QQ:
1617942058

 留言板